

## 说 明

本文是笔者在工作中遇到的一些疑问，由此查询相关资料整理而书。相信从事电子电路设计的朋友也会遇到类似或相同的问题，所以借此机会向大家分享这份《CMOS 电路应用笔记》，一是希望同行朋友少走弯路，减少不必要的时间浪费，再是希望通过这份笔记认识更多从事电子行业的朋友，共同探讨电子设计的技术问题，联系方式见页眉处。

### 注：

1 如联系，QQ验证请注明“电子电路设计”，发QQ邮件时请注明字母序号，联系方式：[1469908375@qq.com](mailto:1469908375@qq.com)

2 以下是笔者几年来收集整理的电子资料，如果哪位朋友有兴趣可以发 E-mail 免费索取，索取资料时请注明字母序号：

- A 40 个 C51 程序源代码（40 个项目文件夹，6MB 左右）
- B 电压基准与时间基准详解（1 个 PDF 文件，424KB）
- C 运算放大器的设计，应用与分析（6 个 PDF 文件，2.22MB）
- D 模拟与数字的桥梁选型，注意事项及特性分析（3 个 PDF 文件，1.43MB）
- E 硬件系统的‘接地’问题及噪声分析（2 个 PDF 文件，401KB）
- F 半导体测试基础（1 个 PDF 文件，5.22MB）
- G 某知名公司内部培训讲义（1 个 PDF 文件，3.25MB）

## HCMOS 的功耗

### 1 动态功耗

主要是电容充放电引起的，分三种情况，内部电容和负载电容的暂态消耗，以及开关过程中的电流峰；

- 1> 负载电容的暂态消耗（充放电）；作为负载电容， $Q=C_L*V_{cc}$ ,  
 $Q/T=C_L*(V_{cc}/T)$ ,  $I=Q/T$ ,  $f=1/T$ ,  $I=C_L*V_{cc}*f$ ;  $P=C_L*V_{cc}^2*f$ ;
- 2> 内部电容  $P=C_i*V_{cc}^2*f$ ;
- 3> 输入信号高低电平转换过程中必经过的状态，即 P 沟道 N 沟道同时导通，从  $V_{cc}$  到地的导通通道，故与输入信号的工作频率有关，综合 2>所述，功耗与内部电容，工作频率的一个函数  $C_{pd}$ (无负载消耗功率电容)；

综上所述， $P_{\Sigma}=(C_L+C_{PD})*V_{cc}*f+I_{cc}*V_{cc}$ ;

## HCMOS 的直流特性

### 1 带缓冲器（两级反相器）的有点：

- 1> 使用标准缓冲器的 CMOS 系列，使器件的输出特性达到一致；而无缓冲门电路的输出阻抗随输入逻辑电平变化，而带缓冲输出级的不受输入条件影响；
- 2> 带缓冲门的电路使用小晶体管，相应的输入电容也小；

### 2 HCT 系列的由来

其输入电平与 TTL 相容，它的输出能够驱动 CMOS，而 TTL 输出高电平只有 2.7V，不能高到足以有效的驱动 CMOS，能够用在 TTL 与 CMOS 之间作为接口；或者（在没有 HCT 系列接口电路中），在 TTL 输出接上拉电阻；

### 3 输入电流与电容

每个 CMOS 输入都存在电容（典型值为 3—5pF），由封装，输入二极管和晶体管栅电容共同构成。测试时，除了被测端外其余全接地，可得到正确的数值，避免输入电容和电源，地之间形成的环路的影响，避免了去耦影响。

### 4 输出特性

CMOS 输出电流具有对称性，较之 CD 系列，输出驱动电流大；

当驱动容性负载及传输线时，他的输出电流电压特性决定接通其输出的状态，可用的输出电流越大，则速度越快。

## 不同电源的逻辑接口方式——逻辑电平转换器

### A CMOS 驱动 CMOS

- 1 向上逻辑电平转换器，例如 54HC906 开漏输出，连个电源引脚，上拉电阻实现；
- 2 向上逻辑电平转换器，例如 54HC4049（反相），54HC4050(正相)事项；

### B TTL 与 CMOS

- 1 高电压的 TTL 驱动低电压的 CMOS，如 5V 的 TTL 驱动 3V 的 CMOS；
- 2 低电压的 CMOS 驱动高电压的 TTL，例如 3V 的 CMOS 驱动 5V 的 TTL；

## SCR 自锁问题

1 定义：（SCR）可控硅，普遍存在与硅栅 CMOS 电路中，一旦自锁触发，SCR 导通，导致 Vcc 与 Gnd 近于短路，损坏 CMOS 电路；


2 触发条件 A：输入电流过大，每个 CMOS 都有近似 20mA 输入电流的限制；

B：非常大的输入电压击穿内部二极管产生足够大的电流引起触发（这种情况很难发生）；


3 防止自锁

注：NS（国家半导体）的 54/74HC 系列由于在电路上采取了措施，不会发生自锁，省去了附加成本；若在使用过程中碰到自锁问题，有一下解决方法：


A 当输入电压过限时，这些箝位二极管起分流作用，一般情况或用输入二极管，或用输出二极管，两者均用的情况极少。



B 限制输入电流，串联输入电阻，该电阻既不能过分降低速度又能确保输入电流被限制在安全范围之内。如果速度在临界值，最好使用右边两个图，电阻较小；



C 把输入串联的电阻改为与 Vcc，Gnd 相串联，电阻必须由电容旁路，以便瞬时开关电流不再 R1，R2 上产生高压暂态，对两个电阻能限制输入电流，但他们主要为确保电源电流小于 SCR 的维持电流，因此即使触发 SCR 自锁，但也不能维持自锁状态，也就不能造成 IC 损坏；



## 总线型与标准型

按照驱动能力划分，标准型： $I_{ol} = 4\text{ mA}$ ， $C_L = 50\text{pF}$ ；

总线型： $I_{ol} = 6\text{mA}$ ， $C_L = 150\text{pF}$ ， $C_L = 50\text{pF}$ ；

### HCCMOS 交流特性

#### 1 电源电压对交流性能的影响

摘抄：当电源电压从 5V 降至 2V 时，传播延时大约增加二至三倍，若升至 6V，延时缩短 10%-15%；

#### 2 速度与负载电容

用 HCCMOS 设计一个系统时，输出端的负载基本是容性，等于各个输入电容，三态输出电容及布线寄生电容的总和。

#### 3 速度与温度成反比的关系

#### 4 与 TTL 不同的特性，高速 CMOS 具有对称的上升和下降时间

#### 5 输入信号（上升时间与下降时间）与速度

缓慢变化的信号可能导致逻辑输出出现问题；

如果输入信号在逻辑状态（过度状态）时间过长，那么输入和电源上的噪声会引起振荡。一方面会导致逻辑错误而且消耗无用的额外功率，基于此，推荐在  $V_{cc} = 4.5\text{V}$ ，输入上升，下降时间应小于 500nS(包括时钟信号)，如果该情况不可避免，可使用施密特触发器。