[推荐]载波转串口功能板设计（一）

PL3105 是为智能仪表应用设计的SoC（System on Chip）产品，可以大幅度降低成本和提高可靠性。它具有与8051 指令兼容的1T 高速微处理器，内部集成了2 路16 位的Σ-Δ 调制 A/D 转换器、LCD 显示控制模块、2 个多功能串口；内置16K 字节的E2PROM 程序存储器和1K 字节的RAM，内部具有实时钟，且在主电源掉电的情况下可由备用电池继续供电维持。 PL3105 内嵌直序扩频通信功能，使其在电力线载波通信方面具有很大的优势，且速度快、易于开发；扩频通信单元是PL2101 的升级，与PL2101 系列芯片兼容，是专为电力线通信网络设计的半双工异步调制解调器。具有抗同频带内干扰能力强、接口方便的优点。载波通信采用直序扩频方式，是一种帧同步方式的串行移位通信，其速率500bps/250bps 可选，默认为500bps，载波的中心频率为120KHz。由于PL3105 的CPU 和载波模块内嵌，所以载波通信控制可以通过配置片内寄存器来实现。 PL3105 芯片的载波功能使能后，即可进行载波通信；载波通信工作于半双工模式，收发转换时需要进行控制，当载波收发控制位PLM_RS(D8H.0)=1，载波处于发送状态，该位设置为0 时，载波处于接收状态。载波通信要求必须使用9.6M 晶体。发射态时载波电路对晶振信号进行分频后，每隔2ms （对应500bps）产生一次载波同步信号HEAD，内嵌CPU 从INT2 检测到下降沿中断后，将待发送数据位送到数据管脚P3.7，内部硬件完成数据的扩频调制后从P1.7 送出。载波接收态时，解扩出有效数据位后，芯片内部的载波接收回路将有效数据位锁存到 P3.7 脚，产生载波同步信号HEAD，芯片内嵌的CPU 从INT2 检测到HEAD 的下降沿中断后，读取有效数据位；载波同步信号产生的频率取决于载波接收信号的解扩结果。 PL3201与PL3105载波模块主要区别： PL3201芯片兼容PL3200和PL3105两种载波调制模式，所以在使用PL3201载波通讯功能时应该设置其载波通讯模式。PL3201的载波数据为byte字节流，载波同步通讯为15/63 位伪码可选，速率为半双工500/1Kbps，载波同步采用硬件帧头相关检测，同步帧头类型固定为09H AFH，PL3105的载波数据流为bit位流，载波同步通讯为15位伪码速率为半双工500bps，载波同步采用软件帧头检测，同步帧头类型可以软件设置。附上3201和3105的数据手册。